Vertaling en analyse van woorden door kunstmatige intelligentie
Op deze pagina kunt u een gedetailleerde analyse krijgen van een woord of zin, geproduceerd met behulp van de beste kunstmatige intelligentietechnologie tot nu toe:
- hoe het woord wordt gebruikt
- gebruiksfrequentie
- het wordt vaker gebruikt in mondelinge of schriftelijke toespraken
- opties voor woordvertaling
- Gebruiksvoorbeelden (meerdere zinnen met vertaling)
- etymologie
Verilog - vertaling naar Engels
общая лексика
язык Verilog
язык описания аппаратуры, разработанный Филом Морби (Phil Morby) в конце 1980-х годов. Позволяет описывать электронное устройство как на уровне компонент, плат, так и на уровне системы. После того как компания Cadence сделала его общедоступным, Verilog стал стандартом IEEE (HDL, public domain, VHDL)
общая лексика
Hardware Description Language
язык описания аппаратных средств, язык HDL
тип языков программирования, используемых для описания функций электронных схем для их документирования, моделирования и синтеза логических схем (integrated circuit), например языки VHDL, Verilog
Смотрите также
общая лексика
синтез логических схем
один из этапов проектирования микросхемы, заключающийся в преобразовании её описания на языке высокого уровня в список логических вентилей и их соединений. Любая программа логического синтеза понимает описания на языках VHDL, Verilog или их подмножествах
Смотрите также
Definitie
Wikipedia
Verilog, standardized as IEEE 1364, is a hardware description language (HDL) used to model electronic systems. It is most commonly used in the design and verification of digital circuits at the register-transfer level of abstraction. It is also used in the verification of analog circuits and mixed-signal circuits, as well as in the design of genetic circuits. In 2009, the Verilog standard (IEEE 1364-2005) was merged into the SystemVerilog standard, creating IEEE Standard 1800-2009. Since then, Verilog is officially part of the SystemVerilog language. The current version is IEEE standard 1800-2017.
